module: dsynth_acc_3b_reset
sim_order:  xi0 xi1 xi2

